문서 ID: 000080344 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-11-02

Quartus® Prime 핀 플래너가 2D 어레이 차원을 넘어 추가 신호를 생성하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 인텔® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® Prime 소프트웨어에서 핀 플래너가 SystemVerilog 파일에 선언된 2D 어레이의 차원을 넘어서는 추가 신호를 생성하는 것을 볼 수 있습니다.

    예를 들어

    .sv 파일 : 입력 [2 : 0] [1 : 0] Pin_A,

    핀 플래너:

    해결 방법

    그룹 핀 Pin_A[0], Pin_A[1] 및 Pin_A[2]는 무시해도 됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.