a10_disableiei.tcl 스크립트를 실행하여 인텔® Arria® 10 및 인텔® Cyclone® 10 GX PCI-SIG CBB(규정 준수 베이스 보드) 설계에 대한 전기 유휴 유추를 사용하지 않도록 설정할 때 "알 수 없는 uid = xhip_block_1_1" 오류가 발생하는 이유는 무엇입니까?

a10_disableiei.tcl 스크립트는 인텔® Arria® 10의 모든 4개의 PCIe* 하드 IP에 대해 전기적 유휴 추론을 비활성화합니다. 따라서 PCIe* 하드 IP가 4개 미만인 인텔® Arria® 10 및 인텔® Cyclone® 10 GX의 경우 스크립트를 실행하면 이 오류가 반환됩니다.

내부 오류: 하위 시스템: ASM2, 파일: /quartus/comp/asm2/asm2_state.cpp, 줄: 1469

알 수 없는 uid = xhip_block_1_1

이 문제를 해결하려면 a10_disableiei.tcl 스크립트에서 사용할 수 없는 PCIe* 하드 IP를 주석으로 처리하십시오.

예를 들어, 10AX115N1F40I1LP 장치는 4개가 아닌 2개의 PCIe* 하드 IP만 사용합니다. 따라서 사용할 수 없는 2개의 하드 IP(xhip_block_1_1 및 xhip_block_3_1)는 주석 처리해야 합니다.

xhip_block_1_0 = 왼쪽 하단 위치

xhip_block_1_1 = 왼쪽 상단 위치

xhip_block_3_0 = 오른쪽 하단 위치

xhip_block_3_1 = 오른쪽 상단 위치