인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.1.1 이전의 문제로 인해 PTP가 활성화된 멀티채널 10/25G 변형과 이더넷 인텔® Stratix® 10개 FPGA IP에 대한 E-Tile Hard IP의 멀티채널 변종에 대한 "EHIP1/3"의 "PTP 채널 배치 제한"이 해당 버전에 실패합니다.
피터 오류는 다음과 같은 형태를 취합니다.
오류(15744년): 원자 'av_top|alt_ehipc3_0|alt_ehipc3_hard_inst| EHIP_CORE.c3_ehip_core_inst'
설정은 다음 조건 중 하나 이상과 일치해야 합니다.
(토폴로지 != ELANE_1CH_PTP) OR (토폴로지 != ELANE_1CH_PTP)
그러나 다음 과제는 위의 조건을 위반합니다.
토폴로지 = ELANE_1CH_PTP
아톰 'av_top|alt_ehipc3_0|alt_ehipc3_hard_inst|SL_NPHY.altera_xcvr_native_inst|alt_ehipc3_nphy_elane|g_xcvr_native_insts[0].ct3_xcvr_native_inst|inst_ct3_xcvr_channel|inst_ct3_hssi_ehip_lane'
오류(15744년): 설정이 다음 조건 중 하나 이상과 일치해야 합니다.
(토폴로지 != ELANE_1CH_PTP) OR (토폴로지 != ELANE_1CH_PTP)
그러나 다음 과제는 위의 조건을 위반합니다.
토폴로지 = ELANE_1CH_PTP
이 문제를 해결하려면 GUI에서 "EHIP0/2" 옵션의 "PTP 채널 배치 제한"을 선택하고 그에 따라 장치의 핀아웃을 변경합니다.