문서 ID: 000080371 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-07-08

Interlaken IP 코어(2세대) 인텔® FPGA IP PAM4 변종을 사용할 때 인텔 Agilex 7 장치에서 usr_rst_r® iopll_mac_clk 복구 타이밍 위반이 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • Interlaken (2세대) 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Interlaken IP 코어(2세대) 인텔® FPGA IP PAM4 구현에 문제가 있는 경우, 인텔® Quartus® Prime Pro Edition 소프트웨어 v19.2의 인텔 Agilex 7개 장치에서 복구 시간 타이밍 폐쇄 위반이 usr_rst_r® iopll_mac_clk 나타날 수 있습니다. 이 문제는 IOPLL 참조 클럭과 동기화될 usr_rst_r 잘못 가정하는 모델링 문제 때문입니다. IOPLL 사용자 가이드는 리셋 포트가 참조 클럭과 비동기임을 명시하고 있습니다.

     

     

     

    해결 방법

    usr_rst_r iopll_mac_clk 복구 타이밍 실패는 거짓이며 안전하게 무시될 수 있습니다.

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Agilex™ F-시리즈 FPGAs 및 SoC FPGAs
    인텔® Agilex™ FPGAs 및 SoC FPGAs

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.