문서 ID: 000080395 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-07-21

설계 파티션에 인텔® Arria®10 트랜시버가 포함되어 있을 때 컴파일 오류가 발생하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Standard Edition
  • 트랜시버 ATX PLL 인텔® Arria® 10 Cyclone® 10 FPGA IP
  • 트랜시버 네이티브 PHY 인텔® Arria® 10 Cyclone® 10 FPGA IP
  • fPLL 인텔® Arria® 10 Cyclone® 10 FPGA IP
  • 트랜시버 CMU PLL 인텔® Arria® 10 Cyclone® 10 FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Standard Edition 소프트웨어에서 설계 파티션에 인텔® Arria® 10 트랜시버 PHY 및/또는 트랜시버 PLL이 포함되어 있으면 오류가 발생할 수 있습니다.

    해결 방법

    Quartus® Prime Standard Edition 소프트웨어는 Arria® 10 트랜시버 PHY 및/또는 트랜시버 PLL용 파티션을 지원하지 않습니다.

    파티션을 생성하기 전에 디자인 블록에서 Arria® 10 트랜시버 PHY 또는 트랜시버 PLL을 제외하십시오.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.