문서 ID: 000080419 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-05-05

인텔® Arria® 10 FPGA 오류 메시지 레지스터 언로더 인텔® FPGA IP 사용할 때 제한되지 않는 클럭 오류가 보고되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    오류 메시지 등록 언로더 인텔® FPGAIP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Arria® 10 FPGA 오류 메시지 등록 언로더 인텔® FPGA IP 사용할 때 제한되지 않은 클럭이 아래와 같이 보고됩니다.

emr_unloader_component|current_state. STATE_CLOCKHIGH

해결 방법

이 문제를 해결하려면 SDC 파일의 "create_generated_clock" 명령을 비롯한 타이밍 제약 조건을 생성합니다. 예를 들어:

create_generated_clock -name emr_unloader_STATE_CLOCKHIGH -source [get_nets {* |alt_fault_injection_component|alt_fi_inst|twentynm_oscillator}] [get_keepers {* |emr_unloader_component|current_state. STATE_CLOCKHIGH}]

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Cyclone® 10 GX FPGA
인텔® Arria® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.