문서 ID: 000080424 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-05-23

낮은 지연 시간 100G 이더넷 인텔® Stratix® 10 FPGA IP 코어를 사용할 때 링크업 후 rx_pcs_ready 불안정한 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 저지연 100G 이더넷 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    지연 시간 100G 이더넷 인텔® Stratix® 10 FPGA IP 코어 rx_pcs_ready 문제가 발생하여 링크업 후 불안정할 수 있습니다.

    이 문제는 리셋 릴리스 시퀀스의 문제로 인해 발생하며, PHY가 안정적이지 않아 PCS가 어설션을 해제할 준비가 되어 있고 트래픽 중에 일부 패킷이 삭제될 수 있습니다.

    해결 방법

    인텔® Quartus® Prime Software 버전 18.0 이상 사용 시 이 문제를 해결하려면 재설정 후 rx_pcs_ready 결함을 무시하십시오.

    이 문제는 인텔® Quartus® Prime Software 버전 18.0.1에서 시작해서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.