문서 ID: 000080427 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-01-25

여러 IP 인스턴스를 인스턴스화할 때 "이전 정의 덮어쓰기" 경고를 받는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 25G 이더넷 인텔® FPGA IP
  • 이더넷
  • Arria® 10 및 Stratix® V용 저지연 100G 이더넷 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime 소프트웨어 버전의 문제로 인해 18.1 이상, 이러한 IP의 여러 인스턴스를 인스턴스화하면 "xyz 모듈의 이전 정의를 덮어쓰기"라는 형식에 대한 경고가 발생할 수 있습니다. IP 구성이 다를 경우 IP의 기능에 영향을 줄 수 있습니다.

    낮은 지연 시간 100G 이더넷 인텔® Stratix® 10 FPGA IP, 25G 이더넷 인텔® Stratix® 10 FPGA IP, 이더넷용 H-Tile Hard IP 인텔® Stratix® 10 FPGA IP 및 이더넷 인텔® Stratix® 10 FPGA IP용 E-Tile Hard IP

    해결 방법

    이 문제는 인텔® Quartus® Prime 개정 v18.1.1에서 시작해서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Stratix® 10 GX FPGA
    인텔® Stratix® 10 MX FPGA
    인텔® Stratix® 10 TX FPGA
    인텔® Stratix® 10 SX SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.