문서 ID: 000080428 콘텐츠 형태: 문제 해결 마지막 검토일: 2021-05-05

루트 포트 모드에서 작동하는 PCIe* IP용 인텔® Arria® 10 하드 IP를 사용할 때 소프트웨어에서 링크 균등화 요청 비트를 지울 수 없는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*용 인텔® Arria® 10 Cyclone® 10 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    링크 균등화 요청 비트(링크 상태 2 레지스터의 비트 5)는 PCIe* Gen3 링크 균등화 중에 설정됩니다. 설정하면 소프트웨어로 이 비트를 지울 수 없습니다. 자율 균등화 메커니즘은 이 문제의 영향을 받지 않지만 링크 균등화 요청 비트의 사용에 따라 소프트웨어 균등화 메커니즘이 영향을 받을 수 있습니다.

    해결 방법

    PCIe* 엔드포인트와 루트 포트 구현 모두에 소프트웨어 기반 링크 균등화 메커니즘을 사용하지 말고, 대신 자율 균등화 메커니즘을 활용하십시오. 이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 수정될 예정이 아닙니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.