문서 ID: 000080435 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-04-08

플랫폼 디자이너에서 구현된 인텔® Stratix® 10 PCIe* Avalon®-MM 하드 IP의 DMA 쓰기 성능이 인텔® Quartus® Prime Pro 버전 19.1로 저하되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • QSYS 예시 디자인
  • PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
  • PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP+
  • PCI Express* 인텔® FPGA IP용 Avalon-MM Stratix® V 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    인텔® Quartus® Prime Pro 버전 19.1을 사용할 때 DMA를 사용한 인텔® Stratix® 10 PCIe* Avalon®-MM 하드 IP는 Platfrom Designer Avalon®-MM 상호 연결을 사용할 때 DMA 쓰기에 성능 문제가 있어 처리량이 감소합니다.

     

     

    해결 방법

    플랫폼 디자이너를 사용하지 않는 독립 실행형 구현은 이 문제의 영향을 받지 않습니다.

    인텔® Quartus® Prime Pro 버전 19.1을 사용하는 경우, DMA 쓰기 효율성 문제를 해결하기 위해 아래 패치 0.08을 다운로드하고 설치하십시오.

     

    Windows용 인텔® Quartus® Prime Pro 버전 19.1 패치 0.08을 다운로드하십시오(.exe)

    Linux(.run)용 인텔® Quartus® Prime Pro 버전 19.1 패치 0.08 다운로드

    인텔® Quartus® Prime Pro 버전 19.1 패치 0.08(.txt)에 대한 Readme 다운로드

     

    이 문제는 인텔® Quartus® Prime Pro 소프트웨어 버전 19.2부터 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.