AN830의 문제로 인해: 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 17.1을 사용하여 생성된 인텔® FPGA 트리플 스피드 이더넷 및 온보드 PHY 칩 참조 설계, 인텔® FPGA 트리플 스피드 이더넷 IP 코어는 10Mbps 및 100Mbps에서 링크 파트너와 자동 협상을 수행하지 못합니다.
이는 인텔® Stratix® 10GX 신호 무결성 개발 키트 보드 온보드 Marvell* 88E1111 PHY 칩이 링크 파트너와 자동 협상 중에 10Mbps 및 100Mbps 속도를 올바르게 광고하도록 구성되지 않았기 때문입니다.
이 오류를 방지하려면 참조 설계의 /sc_tcl 있는 tse_marvel_phy.tcl 스크립트를 다음 설계 변경으로 수정해야 합니다.
tse_marvel_phy.tcl 스크립트의 131줄에 기본 {} 조건 내에 다음 줄을 포함하십시오.
{$PHY_COPPER_DUPLEX == 1} {
설정 quad_phy_register_value_temp [expr {$quad_phy_register_value_temp | 0x0140}];
"광고 PHY 100BASE-TX 및 10BASE-TX 전체 듀플렉스";
} 기타 {
설정 quad_phy_register_value_temp [expr {$quad_phy_register_value_temp | 0x00A0}];
"PHY 100BASE-TX 및 10BASE-TX 하프 듀플렉스 광고"를 넣습니다.
}
이 문제는 향후 AN 830: 인텔® FPGA 트리플 스피드 이더넷 및 온보드 PHY 칩 참조 설계에서 해결될 예정입니다.