문서 ID: 000080437 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-07-03

E-Tile 트랜시버가 있는 인텔® Stratix® 10개 장치에서 TX 모드에서 JESD204B 인텔® FPGA IP 사용할 때 JESD204B 수신기 장치에서 불균형 오류가 표시되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    JESD204B 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.1의 문제로 인해 E-Tile 트랜시버가 있는 인텔® Stratix® 10개 장치에서 TX 모드에서 JESD204B 인텔® FPGA IP 사용할 때, 지적 재산권(IP)은 보세 모드에서 단일 레인(L=1)을 구성할 때 불일치 오류를 발생합니다.

해결 방법

이 문제를 해결하려면 L=1 모드에서 JESD204B 인텔® FPGA IP IP를 구성할 때 비보딩 모드를 활성화합니다.

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.3에서 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

인텔® Stratix® 10 TX FPGA
인텔® Stratix® 10 MX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.