문서 ID: 000080537 콘텐츠 형태: 문제 해결 마지막 검토일: 2011-11-23

UniPHY를 탑재한 시뮬레이션 오류 QDR II 및 QDR II SRAM 컨트롤러

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

모듈 정의와 인스턴스화 간의 불일치 일부 시뮬레이터가 오류 메시지를 생성할 수 있습니다.

해결 방법

이 문제의 해결 방법은 수동으로 파일과 clock_pair_generator_config.v 파일을 편집하는 oct_control.v 것입니다. 아래에 설명된 대로 각 포트 이름에서 특정 포트 이름을 제거합니다.

clock_pair_generator_config.v에서 제거할 포트 이름

파일:

/rtl/_clock_pair_generator_config.v

모듈:

arriaii_pseudo_diff_out

인스턴스:

pseudo_diffa_0

제거할 포트 이름:

.dtc .dtcbar .oebout .oeout .dtcin .oein

oct_control.v에서 제거할 포트 이름

파일:

/rtl/_oct_control.v

모듈:

arriaii_termination_logic

인스턴스:

sd2a_0

제거할 포트 이름:

.scanout .s2pload .scanclk .scanenable .scanin .serdata

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.