문서 ID: 000080547 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-03-15

10G Soft-XAUI 설계 예에 대한 28nm 장치 지원 없음

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

Stratix V PCI Express(PCIe)용 10G 소프트-XAUI 디자인 개발 키트는 다음 단계에서 피터 프로세스를 완료할 수 없습니다. 고속 메자닌 카드(HSMC) 포트 A의 핀 할당은 트랜시버 채널 0, 2, 3 및 4를 사용하십시오.

10G XAUI 하드웨어 설계는 Stratix 테스트할 수 없습니다. V SI 개발 키트는 설계가 인터페이스할 수 없기 때문입니다. 외부 테스터입니다.

10G XAUI 설계로 타이밍 분석을 충족할 수 없습니다. Quartus 소프트웨어의 Cyclone V PCIe 개발 키트용입니다.

이 문제는 Cyclone 10G 이더넷 12.1 설계에 영향을 미칩니다. V 및 Stratix V 28nm 장치.

해결 방법

이 문제에 대한 해결 방법은 없습니다.

이 문제는 향후 ACDS 릴리스에서 해결됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 2 제품

Cyclone® V FPGA 및 SoC FPGA
Stratix® V FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.