인텔® Quartus® Prime Pro 에디션 소프트웨어의 문제로 인해 Avalon®-ST 크레딧 파이프라인 IP가 포함된 디자인을 컴파일할 때 이 오류가 나타날 수 있습니다. 빈 사용, 채널 사용 또는 사용 오류가 비활성화되고 관련 포트 폭이 1로 설정되지 않을 때 오류가 발생합니다. 이 문제는 VHDL에서 생성된 플랫폼 디자이너 시스템에만 영향을 미칩니다.
이 문제를 해결하려면 Verilog HDL에서 플랫폼 디자이너 시스템을 생성하거나 사용하지 않는 포트의 폭이 1로 설정되어 있는지 확인합니다.
이 문제는 인텔® Quartus® Prime Pro 에디션 소프트웨어 버전 20.2부터 해결되었습니다.