설명
Quartus® Prime Standard Edition 소프트웨어 버전 15.1의 문제로 인해 Altera 듀얼 구성 IP를 사용할 때 TimeQuest Timing Analyzer에 이 경고 메시지가 표시될 수 있습니다. 이 문제는 MAX® 10대 장치를 대상으로 하는 설계에서 확인할 수 있습니다.
해결 방법
이 문제를 해결하려면 sdc 파일에 다음 제약 조건을 적용하십시오.
create_generated_clock -name {ru_clk} -source [get_ports {clk}] -divide_by 2 -master_clock {clk} [get_registers {*ru_clk}]
이 문제는 인텔® Quartus® 프라임 스탠다드 에디션 소프트웨어 버전 16.0부터 해결됩니다.