문서 ID: 000080616 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-04-04

플랫폼 디자이너(표준) 컴포넌트 에디터가 모든 신호를 추가하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Standard Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    플랫폼 디자이너(표준) 구성 요소 편집기에서 합성 파일 분석을 실행한 후 모든 입력과 출력이 추가되지 않은 것을 볼 수 있습니다. 이는 IO가 비트, std_ulogic 또는 사용자 지정 형식과 같은 VHDL 형식인 경우에 발생합니다

    해결 방법

    이 제한을 해결하려면 구성 요소에 포트를 수동으로 추가하거나 std_logic 형식 IO를 사용합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® 프로그래밍 가능 장치

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.