문서 ID: 000080627 콘텐츠 형태: 문제 해결 마지막 검토일: 2018-02-06

오류(332000): "pll_instance_name"을 읽을 수 없습니다.

환경

  • 인텔® Quartus® Prime Pro Edition
  • 메모리 인터페이스 및 컨트롤러
  • LVDS SERDES 인텔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 17.1 이전의 문제로 인해 LVDS IP가 포함된 디자인을 컴파일할 때 이 오류 메시지가 나타날 수 있습니다. 이 문제는 IP가 외부 PLL 모드에 있고 인텔 Stratix® 10 장치를 대상으로 할 때 발생합니다.

    해결 방법

    이 문제를 해결하려면 LVDS IP SDC 파일에서 다음 줄을 설명하십시오.

    set_max_delay_in_fit_or_false_path_in_sta_through_no_warn ${pll_instance_name}|락 $max_delay

    이 문제는 인텔 Quartus Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.