문서 ID: 000080662 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-07-11

흐름 제어 모드가 "우선 순위 기반 흐름 제어"로 설정되고 PFC 대기열 수가 "8"로 설정된 경우 대기 시간이 짧은 40Gbps 이더넷 IP 코어가 66바이트 흐름 제어 패킷을 생성하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • Arria® 10 및 Stratix® V용 저지연 40G 이더넷 인텔® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Quartus® Prime 소프트웨어의 문제로 인해 "우선순위 기반 흐름 제어"가 활성화되고 PFC 대기열 수가 "8"로 설정된 저지연 40Gbps 이더넷 IP 코어는 66바이트 흐름 제어 패킷을 생성합니다.

    해결 방법

    이 문제를 해결하려면 GUI에서 PFC 대기열 수를 "8"로 설정하지 마십시오. 다른 수의 PFC 대기열이면 충분합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    인텔® Arria® 10 FPGA 및 SoC FPGA
    Stratix® V GX FPGA
    Stratix® V GS FPGA
    Stratix® V GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.