문서 ID: 000080665 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2019-03-21

IOPLL 또는 PLL 모드의 네이티브 PHY를 사용하여 이더넷 인텔® Stratix® 10 FPGA IP용 E-타일 하드 IP에 AIB(Advance Interface Bus) 클럭을 제공하려면 어떻게 합니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 이더넷 인텔® FPGA IP용 E-tile 하드 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이더넷 인텔® Stratix® 10 FPGA IP용 E-tile Hard IP의 현재 릴리스가 제한되어 있으므로 외부 클럭 소스를 AIB 클럭에 제공하기 위한 입력으로 사용할 수 없습니다.

    해결 방법

    이 기능은 인텔® Quartus® Prime 소프트웨어의 향후 릴리스에 추가될 예정입니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.