문서 ID: 000080676 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-05-08

지속적인 IP 재설정을 통해 자동 협상 단계에서 10 10GBASE-KR 링크가 인텔® Arria® 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    1G 10GbE 및 10GBASE-KR PHY 인텔® Arria® 10 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime 소프트웨어 버전 19.1 이전의 1G/10GbE 및 10GBASE-KR PHY 인텔® Arria® 10 FPGA IP 문제가 발생하면 IP 재설정으로 인해 자동 협상 단계에서 링크가 갇힐 가능성이 있습니다. 이는 10GBASE-KR IP 내부의 재구성 인터페이스 로직에 중재 설계 결함이 있어 링크 교육 과정에서 잘못된 레지스터 읽기-수정-쓰기 작업이 발생하기 때문입니다. PMA 채널 재 보정과 함께 잘못된 레지스터 동작으로 인해 송신기 채널이 전원이 다운되어 링크가 AN 상태에 갇히게 됩니다.

해결 방법

이 문제는 인텔® Quartus® Prime 소프트웨어의 향후 버전에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Arria® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.