드문 경우지만 Stratix® 10 25G 이더넷 IP 코어는 개방형 조건, 즉 연결된 광섬유 또는 QSFP28 모듈이 없을 때 임의의 오류 패킷을 계속 수신할 수 있습니다.
이 문제에 대한 해결 방법은 최상위 수준 IP 래퍼 파일의 SYNOPT_STRICT_SOP 매개 변수를 1로 편집하는 것입니다.
이 해결 방법은 프리앰블 통과 기능이 비활성화된 설계에만 사용할 수 있습니다.
/synth/<file_name>.v에서 25G 이더넷 IP 변형 래퍼 파일을 찾습니다.
버전별 25G 이더넷 IP를 인스턴스화할 때 SYNOPT_STRICT_SOP 매개변수 설정을 (0) 에서 (1)로 변경합니다.
25G 이더넷 IP 코어를 재생성하지 마십시오. 디자인을 컴파일합니다.
/synth/ex_25g.v의 디자인 IP 변형 파일 예:
ex_25g_alt_e25s10_191_dyjat6a #(
. SYNOPT_READY_LATENCY (0),
. SYNOPT_CORE_VAR (0),
. SYNOPT_KHZ_REF_EN (0),
. SYNOPT_RSFEC (0),
. SYNOPT_DIV40 (1),
. SYNOPT_LINK_FAULT (0),
. SYNOPT_STRICT_SOP (1),
. SYNOPT_PREAMBLE_PASS (0),
64비트 l1_rx_data 버스에서 정크 데이터를 관찰할 수 있습니다. l1_rx_valid는 데이터를 수락하거나 무시하는 지표로 사용해야 합니다.
이 문제는 Quartus® Prime Pro Edition 소프트웨어의 향후 릴리스에서 해결될 예정입니다.