전체 컴파일 중에 아래 오류 메시지가 표시될 수 있습니다. 이는 잘못된 CMU PLL 인크록 기간 때문입니다. 동일한 문제로 인해 시뮬레이션 문제가 발생할 수 있습니다.
이 오류를 해결하려면 _riophy_gxb.v를 열고
alt2gxb_component.cmu_pll_inclock_period = 잘못된 값에서 1000000/입력 클럭 주파수. 그런 다음 RapidIO® MegaCore의 IP 기능 시뮬레이션 모델을 재생성합니다®.
IP 기능 시뮬레이션 모델을 재생하려면:
1. 명령 프롬프트를 열고 프로젝트 디렉토리로 경로를 안내합니다.
2.다음 명령줄을 입력하여 IP MegaCore의 IP 기능 시뮬레이션 모델을 quartus_map 명령줄 옵션 SIMGEN_RAND_POWERUP_FFS=OFF로 재생성합니다.
quartus_map --simgen --simgen_parameter="CBX_HDL_LANGUAGE=Verilog,SIMGEN_RAND_POWERUP_FFS=OFF" --family=stratixiv \
--source="./rio_rio.v" \
--source="./rio_riophy_gxb.v" \
--source="./rio_phy_mnt.v" \
--source="./rio_riophy_xcvr.v" \
--source="./rio_riophy_dcore.v" \
--source="./rio_riophy_reset.v" \
--source="./rio_concentrator.v" \
--source="./rio_drbell.v" \
--source="./rio_io_master.v" \
--source="./rio_io_slave.v" \
--source="./rio_maintenance.v" \
--source="./rio_reg_mnt.v" \
--source="./rio_transport.v" \
rio.v
3. 올바른 장치 및 HDL 정보를 기반으로 명령줄을 수정해야 합니다.
예: "CBX_HDL_LANGUAGE=Verilog" 또는 "CBX_HDL_LANGUAGE=HDL"
"--family=Stratix® IV" 또는 = "Arria II GX, Cyclone®® IV, Arria GX, Stratix II GX" 중 하나
4. 명령 후 Quartus® II 소프트웨어는 변경된 CMU PLL 인클록 설정으로 새로운 IP 기능 시뮬레이션 모델 파일을 재생성합니다.
오류: GXB 수신기 채널 아톰의 GXB 수신기 PLL의 Cruclk [0] 입력 주파수 0.0 MHz "rio_rio:rio_rio_inst|rio_riophy_xcvr:riophy_xcvr|rio_riophy_gxb:riophy_gxb|alt2gxb:alt2gxb_component|channel_rec[0].receive" 주파수 범위는 50.0 MHz에서 623.1 MHz까지여야 합니다.