문서 ID: 000080744 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2015-10-07

Avalon-MM 인터페이스(브리지) 핸들을 통해 PCI Express용 V 하드 IP를 Stratix 수 있는 뛰어난 읽기 요청 수는 몇 개입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 Stratix® PCI Express용 V 하드 IP® Avalon-MM 인터페이스(브리지)는 Avalon-MM 인터페이스에서 최대 8개의 뛰어난 읽기를 지원합니다. 브리지에서 8개의 읽기를 수락하고 완료 데이터가 반환되기 전에 TxsWaitRequest 신호가 어설션되어 추가 읽기를 차단합니다. 추가 읽기는 이전 읽기가 완료된 후에만 브리지에서 수락할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 4 제품

Stratix® V FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Stratix® V GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.