문서 ID: 000080760 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-01-28

Altera 장치에서 DPA를 사용할 때 DPA 잠금 신호가 어설션된 후 위상 설정이 고정됩니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아니요, Altera® 장치에서 DPA 회로는 선택 사항이 아니라면 위상 설정을 계속 조정합니다. altlvds 메가 기능의 rx_dpll_hold 포트가 주장됩니다.

rx_dpll_hold 입력 포트는 DPA 실행 길이 사양을 초과하여 긴 기간의 정적 데이터가 있다는 것을 알고 있을 때 유용합니다.  이 포트를 어설션하여 현재 설정에서 DPA를 유지할 수 있습니다.  DPA 잠금 신호는 여전히 토글될 수 있으며 rx_dpll_hold 포트의 영향을 받지 않습니다. 

데이터와 클럭 간의 위상 관계가 변경되면 DPA는 그에 따라 위상 설정을 조정합니다. DPA는 장치 작동 중 전압 및 온도 변화에 걸쳐 참조 클럭과 데이터 간의 최적의 위상 관계를 유지하도록 설계되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 6 제품

Arria® GX FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Stratix® IV E FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.