문서 ID: 000080820 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-01-03

Gen3 모드로 구성된 PCI Express용 Stratix 10 하드 IP가 Gen3로 속도를 변경할 때 복구 상태를 여러 번 입력하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • PCI Express*
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    Gen3 모드에 구성된 PCI Express® 코어용 Stratix® 10 L-Tile Hard IP는 Gen3로 속도를 변경할 때 여러 복구 주기를 겪을 수 있습니다.  몇 번의 복구 주기를 거쳐 L0 상태에서 링크가 안정화됩니다.  Gen3까지의 초기 링크는 영향을 받지 않습니다. 복구 주기는 Gen3에 대한 초기 링크 교육 후 후속 속도 변경에서만 발생합니다.

    해결 방법

    이 문제는 L-Tile에서 해결되지 않습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.