문서 ID: 000080826 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-03-20

PCI* Express IP의 동적으로 생성된 예시 설계에 대한 Avalon®-MM 인텔® Stratix® 10 하드 IP가 입력 핀으로 int_req_i 누락된 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    PCI Express*용 Avalon-MM 인텔® Stratix® 10 하드 IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

인텔® Quartus® Prime Pro 버전 18.0 및 18.1의 문제로 인해 인텔® Stratix® 10 Avalon®-MM PCI Express* 하드 IP 예 설계는 최상위 파일의 입력 핀 대신 int_req_i 0으로 설정된 RTL pcie_example_design_DUT을 생성합니다.

int_req_i is a legacy interrupt input pin that is available when “Enable MSI/MSI-X conduit interfaces” is selected.

이 문제는 Avalon®-MM 주소 폭이 64비트로 설정된 경우에만 발생합니다.

해결 방법

Quartus® Prime Pro 버전 18.0 및 18.1에서 이 문제를 해결하려면 아래 단계를 따르십시오.

최상위 파일인 pcie_example_design_DUT.v를 다음으로 변경합니다.

입력
와이어 intx_req_i//입력 포트로 지정

dut ()

.intx_req_i(intx_req_i), //1'b0을
intx_req_i

);

이 문제는 Quartus® Prime Pro 버전 19.1의 향후 릴리스에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 3 제품

인텔® 프로그래밍 가능 장치
인텔® Stratix® 10 GX FPGA
인텔® Stratix® 10 MX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.