문서 ID: 000080838 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-05-23

이더넷 인텔® FPGA IP H-타일 하드 IP 또는 MAC 모드에서 이더넷 인텔® FPGA IP 코어용 E-타일 하드 IP를 사용할 때 언더사이즈 RX 프레임이 떨어지는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 이더넷 인텔® FPGA IP용 E-tile 하드 IP
  • 이더넷 인텔® FPGA IP용 H-tile 하드 IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    이더넷 인텔® FPGA IP H-타일 하드 IP 또는 MAC 모드에서 이더넷 인텔® FPGA IP 코어용 E-타일 하드 IP를 사용할 때 RX MAC 드롭 프레임 카운터에 보고되지 않고 RX MAC 어댑터에서 언더사이즈 프레임을 삭제할 수 있습니다.

    두 개의 프레임이 뒤로 수신되고 프레임 시작이 이더넷 블록이 5개 미만인 경우 두 프레임 중 첫 번째 프레임이 삭제되지만 삭제된 프레임 카운터에는 보고되지 않습니다.

    해결 방법

    인텔® Quartus® Prime Software 버전 18.1 이전에는 해결 방법을 사용할 수 없습니다.

    이 문제는 RX MAC Adaptor 드롭 프레임 카운터를 추가하여 인텔® Quartus® Prime Software 버전 18.1에서 시작해서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    인텔® Stratix® 10 FPGA 및 SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.