문서 ID: 000080844 콘텐츠 형태: 문제 해결 마지막 검토일: 2019-06-10

"10G/25G 동적 속도 스위칭 활성화"로 25G 이더넷 인텔® FPGA IP 설계 예를 시뮬레이션할 때 ModelSim* 시뮬레이터가 예기치 않게 중지되는 이유는 무엇입니까?

환경

    인텔® Quartus® Prime Pro Edition
    25G 이더넷 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

중요 문제

설명

인텔® Quartus® Prime Pro Edition 소프트웨어 버전 18.1의 25G 이더넷 인텔® FPGA IP 문제가 발생하여 ModelSim* 시뮬레이터에서 "10G/25G 동적 속도 스위칭 활성화"를 선택한 설계 예가 예기치 않게 중지될 수 있습니다.

ModelSim 성적 증명서는 다음 시뮬레이션 단계에서 중지됩니다.

  • # 25G 모드로 전환 : 25G 재구성 시작
  • # 25G 모드로 전환: 25G 재구성 종료
  • RX 정렬용 #Waiting

 

해결 방법

이 문제를 해결하려면 다음 디렉터리에서 설계 예의 run_vsim.do 를 수정합니다.

  • alt_e25s10_0_example_design\example_testbench\run_vsim.do

run_vsim.do에서 "elab"을 찾아 "elab_debug"로 교체하십시오.

  • elab_debug

이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어의 향후 버전에서 해결될 예정입니다.

 

 

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.