인텔® Quartus® Prime Pro Edition 소프트웨어 버전 17.1의 인텔® Arria® 10 DisplayPort IP에 문제가 있는 경우, 1 레인 또는 2 레인으로 구성된 DisplayPort IP는 Bitec* daughter 카드 rev8 이하와 페어링할 때 비디오 출력이 없습니다.
이는 디스플레이포트 IP 코어가 2 레인으로 설정되어 있을 때 레인 fmca_dp_c2m_n[0] 및 fmca_dp_c2m_n[1]을 통해 비디오를 전송하기 때문입니다. 신호는 Lane 반전 및 극성 반전 지원을 위해 Bitec Daughter Card의 DisplayPort 송신기 커넥터의 레인 2 및 3에 매핑됩니다. DisplayPort 싱크(모니터)는 DisplayPort 커넥터의 레인 0과 1에서 디스플레이 포트 교육 패턴을 기대합니다. 따라서, 이로 인해 DisplayPort 소스 싱크 사이의 링크 교육이 실패하고 비디오 출력 장애가 발생하지 않습니다.
이 문제를 해결하려면 테이블 가이드라인을 참조하여 DisplayPort IP 레인[0]과 레인[1] 핀 위치 할당을 수동으로 재매핑합니다.
1단계: QSF에서 채널 0에서 3까지의 모든 XCVR_RECONFIG_GROUP 비활성화합니다.
예를 들어:
set_instance_assignment -name XCVR_RECONFIG_GROUP 1 -to fmca_dp_c2m_p[0] -entity a10_dp_demo
set_instance_assignment -name XCVR_RECONFIG_GROUP 1 -to fmca_dp_m2c_p[0] -entity a10_dp_demo
2단계: 테이블 지침에 따라 QSF에서 DisplayPort IP 레인 핀 할당 수정