문서 ID: 000080853 콘텐츠 형태: 문제 해결 마지막 검토일: 2020-06-08

이더넷 인텔® FPGA IP 코어용 E-Tile Hard IP의 10G/25G PTP 변형에서 리셋 및 교정 시퀀스를 완료한 후 수신기 정밀 시간 프로토콜(PTP) Ready signal(o_sl_rx_ptp_ready)이 주장하지 않는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime Pro Edition
  • 이더넷
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    이더넷 인텔® FPGA IP 코어용 E-tile Hard IP의 인텔® Quartus® Prime Pro Edition 버전 19.3, 10G/25G PTP 변종의 문제로 인해 리셋 및 교정 시퀀스가 완료된 후 이더넷 패킷을 보낼 때 RX PTP Ready o_sl_rx_ptp_ready 신호가 나타나지 않는 것을 볼 수 있습니다.

    해결 방법

    인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.3에서 이 문제를 해결하기 위한 패치를 사용할 수 있습니다. 아래의 해당 링크에서 패치를 다운로드하고 설치하십시오.

    Windows(.exe)용 패치 인텔® Quartus® Prime 19.3 패치 0.02 다운로드
    다운로드 패치 인텔® Quartus® Prime 19.3 패치 0.02 for Linux(.run)
    인텔® Quartus® Prime19.3 패치 0.02(.txt)에 대한 Readme 다운로드

    이 문제는 인텔® Quartus® Prime Pro Edition 소프트웨어 버전 19.4에서 시작해서 해결되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    인텔® Stratix® 10 TX FPGA
    인텔® Stratix® 10 MX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.