문서 ID: 000080891 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-07-26

EMIF Toolkit DQ 출력 지연 값이 DQ 입력 지연 값에 비해 큰 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명 EMIF 디버그 툴킷에 보고된 DQ/DQS/DM의 지연 값은 사용 중인 지연 체인 탭 수입니다. 숫자는 절대 설정이며 많은 숫자가 잘못된 것으로 간주되어서는 안 됩니다. 총 탭 수는 매우 크고 시작 설정이 중간에 있으므로 데이터 유효한 창을 최적화하기 위해 교정 중에 DQS에서 DQ 정렬을 양방향으로 조정할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® 프로그래밍 가능 장치

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.