트랜시버 PHY 인텔® FPGA IP 사용자 가이드의 오류로 인해 Quartus® Ii 소프트웨어 버전 12.0에서 XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_INTERNAL_100_OHM 할당이 실패합니다.
"표 6-4. 트랜시버 PHY IP 사용자 가이드의 Stratix® V 장치용 트랜시버 및 PLL 할당은 제약 조건을 "DC_COUPLING_INTERNAL_100_OHM"로 자세히 설명합니다. 올바른 제약 조건은 "DC_COUPLING_INTERNAL_100_OHMS"입니다.
이 오류는 Quartus® II 소프트웨어 v12.0에서 수정되었습니다.