문서 ID: 000080892 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-06-30

Quartus® II 소프트웨어 버전 12.0에서 XCVR_REFCLK_PIN_TERMINATION, DC_COUPLING_INTERNAL_100_OHM 할당이 실패하는 이유는 무엇입니까?

환경

  • 인텔® Quartus® Prime 디자인 소프트웨어
  • 일반 구성 요소
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    트랜시버 PHY 인텔® FPGA IP 사용자 가이드의 오류로 인해 Quartus® Ii 소프트웨어 버전 12.0에서 XCVR_REFCLK_PIN_TERMINATION DC_COUPLING_INTERNAL_100_OHM 할당이 실패합니다.

    "표 6-4. 트랜시버 PHY IP 사용자 가이드의 Stratix® V 장치용 트랜시버 및 PLL 할당은 제약 조건을 "DC_COUPLING_INTERNAL_100_OHM"로 자세히 설명합니다. 올바른 제약 조건은 "DC_COUPLING_INTERNAL_100_OHMS"입니다.

    해결 방법

    이 오류는 Quartus® II 소프트웨어 v12.0에서 수정되었습니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V GX FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.