설명
Arria® II GX 장치는 외부 PLL 모드를 사용할 때 ALTVDS_RX 및 ALTLVDS_TX 메가 기능의 Stratix® IV GX 장치와 동일한 연결 체계를 사용합니다. 외부 PLL 옵션 사용 섹션을 통해 LVDS 인터페이스를 참조할 수 있습니다. Stratix IV 장치의 고속 차등 I/O 인터페이스 및 DPA (PDF)지침에 해당합니다.
참고로, 이 섹션에 사용된 위상 시프트 예는 클럭과 데이터가 FPGA 핀에 정렬되어 있다고 가정합니다. 다른 클럭 관계의 경우, Altera 외부 PLL 옵션을 사용하지 않고 처음에 ALTLVDS_TX 및 ALTLVDS_RX 메가 기능 생성을 권장합니다. 각 메가 기능에서 필요한 위상 이동을 설정한 다음 Quartus® II 소프트웨어 컴파일 보고서 - Fitter - Resource Section - PLL 사용량의 세 PLL 출력 클럭에 대한 위상 이동 및 의무 주기 설정을 기록하십시오. 매개변수화에 대한 올바른 위상 이동 및 의무 주기 설정이 있으면 설계에서 외부 PLL 모드를 구현하고 PLL 사용 보고서에서 이전에 언급한 값을 기준으로 각 출력 클럭에 대한 위상 이동 및 의무 주기 값을 입력할 수 있습니다.