문서 ID: 000080940 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

UniPHY CSR 인터페이스 액세스 지연 시간이 IP의 10.1 버전과 비교하여 IP의 11.0 이상 버전에서 증가한 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명 CSR(구성 및 상태 레지스터) 아키텍처의 변경으로 인해 IP의 11.0 이상 버전에서 액세스가 증가할 것으로 예상됩니다. 11.0 버전 이전에는 컨트롤러의 Avalon-MM 인터페이스가 PHY에 노출되었지만 11.0 이상 버전에서는 Avalon-MM 브리지 및 멀린 패브릭이 PHY CSR과 함께 Avalon-MM 인터페이스를 내보내는 데 사용됩니다.
    해결 방법

     

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 3 제품

    Stratix® IV GX FPGA
    Stratix® III FPGA
    Stratix® IV E FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.