문서 ID: 000080963 콘텐츠 형태: 오류 메시지 마지막 검토일: 2017-10-30

경고(19049) 이 제품군에서 derive_pll_clocks 명령이 지원되지 않음

환경

    인텔® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

이 경고는 Quartus® 소프트웨어 17.0 이상에서 Stratix 10 프로젝트에 derive_pll_clocks SDC 제약 조건이 포함되어 있을 때 나타날 수 있습니다.

해결 방법

이 경고를 피하려면 SDC 파일에서 이 제약 조건을 삭제할 수 있습니다. Stratix 10 장치를 사용하는 프로젝트는 자동으로 pll 클럭을 파생할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

인텔® Stratix® 10 FPGA 및 SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.