문서 ID: 000080977 콘텐츠 형태: 오류 메시지 마지막 검토일: 2013-08-27

오류: 채널 PLL 매개변수 'output_clock_frequency'가 '<channel pll="" output="" frequency=""> MHz'의 불법 값으로 설정되어 있으며 PMA Direct 매개변수는 'false'로 설정됩니다.</channel>

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    트랜시버 속도 등급이 -6이고 Quartus II 소프트웨어 버전 13.0에서 코어 속도 등급이 -7인 Cyclone® V 사용자 정의 PHY를 사용하는 경우 위의 Quartus® II fitter 오류가 발생할 수 있습니다. 이는 잘못 매핑된 트랜시버 속도 등급 때문입니다.

    해결 방법

    이 문제를 해결하려면 Quartus® II 소프트웨어 버전 13.0sp1로 업그레이드해야 합니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 4 제품

    Cyclone® V SX SoC FPGA
    Cyclone® V GT FPGA
    Cyclone® V GX FPGA
    Cyclone® V ST SoC FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.