문서 ID: 000080992 콘텐츠 형태: 문제 해결 마지막 검토일: 2017-01-06

HPS JTAG가 작동하지 않지만 FPGA JTAG가 작동하는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

FPGA JTAG에는 TCK 클럭 이외의 외부 클럭 소스가 필요하지 않습니다. 그러나 HPS JTAG에는 EOSC1 핀에서 파생된 외부 클럭 소스가 필요합니다.  디버그 액세스 포트(DAP)는 HPS JTAG를 제어할 때 클럭에서 생성된 dbg_clk 사용합니다.

해결 방법

이 문제를 해결하려면 EOSC1 핀에 외부 클럭 소스가 있는지 확인하고 시계 관리자를 설정하여 DBG_CLK DAP에 공급합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 5 제품

Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA
Cyclone® V SX SoC FPGA
Arria® V SX SoC FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.