오류(114000): 시간 값 MHz 및 시간 단위는 불법입니다.

Quartus® II 소프트웨어 버전 14.0의 문제로 인해, Stratix® V 장치에 대한 Seriallite III 인텔® FPGA IP 컴파일할 때 위의 Fitter 오류가 나타날 수 있습니다.

이전 v13.1.4 Seriallite III 인텔 FPGA IP 최상위 RTL 파일에서 다음 매개변수를 추출한 다음 14.0 Seriallite III 인텔 FPGA IP 버전으로 전송할 수 있습니다.
                                                                       
reference_clock_frequency => "xxx.x MHz",
pll_ref_freq => "xxx.x MHz",
data_rate => "xxxxx.x Mbps"

또는 RTL의 13.1.4 Seriallite III 인텔 FPGA IP 버전을 사용하고 Quartus II 소프트웨어 v14.0에서 컴파일할 수 있습니다.

                                                                       
                                                                       
이 문제는 Quartus II 소프트웨어 14.0.1 이후에서 해결되었습니다.