문서 ID: 000080995 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

altlvds_tx Megafunction을 사용할 때 타이밍 위반이 발생합니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

altlvds(altlvds_tx)의 송신기 기능을 사용할 때 tx_inclock 사용하여 SERDES 블록에 공급되는 데이터를 등록할 때 설정 타이밍 위반이 발생할 수 있습니다.  altlvds_tx 메가 기능으로 tx_inclock 또는 tx_coreclock tx_in 데이터를 등록할 수 있습니다.  Quartus® II 버전 5.1부터 기본 설정은 tx_coreclock.  SERDES를 공급하기 전에 tx_coreclock 사용하여 데이터를 등록하는 것이 SERDES를 구동하는 고속 클럭과 관련하여 데이터를 등록할 수 있는 최적의 위상 위치를 가지므로 더 나은 선택입니다.

altlvds_tx 기능에 데이터를 등록하기 위해 tx_inclock 대신 tx_coreclock 사용할 때 설정 타이밍 위반을 제거해야 합니다.  또한 타이밍 위반이 없더라도 tx_inclock 대신 tx_coreclock 사용할 때 더 나은 타이밍 여백을 확인할 수 있습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Stratix® II FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.