일부 낮은 지연 시간 40-100GbE IP 코어 레지스터 주소는 사용자 가이드와 일치하지 않습니다.

낮은 지연 시간 40-100GbE IP 코어의 여러 레지스터는 문서화된 주소와 일치하지 않는 실제 주소에서 사용할 수 있습니다. 지연 시간 40Gbps 및 100Gbps 이더넷 MAC 및 PHY MegaCore 기능 사용자 가이드.

TX 통계 모듈 TXSTAT_NAME_2 레지스터의 실제 위치 0x84E

RX 통계 모듈 RXSTAT_NAME_2 레지스터의 실제 위치 0x94E

PTP 모듈 TX_PTP_CLK_PERIOD 레지스터의 실제 위치 0xA01

PTP 모듈 TX_PTP_TOD 레지스터의 실제 위치 0xA04 0xA02

PTP 모듈 TX_PTP_STATUS 의 실제 위치는 0xA05

PTP 모듈 RX_TP_CLK_PERIOD 의 실제 위치는 0xB01

이 문제를 해결하려면 나열된 실제 주소를 사용하십시오. 이 에러텀에서 이러한 레지스터에 액세스합니다. 이들 중 일부는 실제 위치는 스크래치 레지스터 또는 IP 코어 변형을 보유하도록 문서화되어 있습니다. 식별자 문자열. 이 문제가 해결될 때까지는 사용하지 마십시오. 사용자 가이드에 표시된 목적에 대한 위치입니다.

이 문제는 지연 시간 40의 버전 14.0에서 해결되었습니다. 100Gbps 이더넷 MAC 및 PHY 메가코어 기능.