문서 ID: 000081065 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-01-28

CvP 코어 패브릭 로드 후 프로토콜(CvP)을 통한 구성 설계가 PCIe 버스에 걸려 있는 이유는 무엇입니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

CvP에 사용되는 파티션이 비어 있는 경우 개정 흐름과 함께 CvP 업데이트를 사용할 때 PCIe® 버스가 정지할 수 있습니다. 수정 흐름이 포함된 CvP 업데이트 파티션을 만들 때 Quartus® II 소프트웨어의 선택은 비어 있음, 소스, 포스트 핏 및 사후 합성입니다. 부분 재구성 요구 사항을 준수하려면 기본값이 비어 있습니다.

해결 방법

개정 흐름과 함께 CvP 업데이트를 사용할 때는 CvP 파티션이 빈 옵션을 사용하지 않도록 하십시오. 모든 파티션이 지정되었는지 확인합니다. 시스템\의 필요에 따라 소스, Post-Fit 또는 사후 합성.

관련 제품

이 문서는 다음 항목에 적용됩니다. 13 제품

Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA
Stratix® V GT FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GT FPGA
Cyclone® V SE SoC FPGA
Arria® V GX FPGA

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.