문서 ID: 000081108 콘텐츠 형태: 문제 해결 마지막 검토일: 2013-12-31

Arria V 10GBaseR PHY 소프트 PCS를 사용할 때 타이밍 위반이 표시되는 이유는 무엇입니까?

환경

  • 인텔® Quartus® II 구독 에디션
  • 클럭
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Quartus® II 소프트웨어 버전 13.0의 문제로 인해 Arria® V 장치 10GBaseR PHY를 사용할 때 소프트 PCS 로직에서 설정 또는 타이밍 위반이 발생할 수 있습니다. 이는 클럭 왜곡을 소개하는 글로벌 클럭 네트워크로의 PMA 클럭 프로모션 때문입니다.

    해결 방법

    타이밍 위반을 해결하려면 다음 QSF 할당을 설계에 추가할 수 있습니다.

    • set_instance_assignment -name GLOBAL_SIGNAL "PERIPHERY CLOCK"에서 *altera_xcvr_10gbaser*av_rx_pma|clkdivrx
    • set_instance_assignment -name GLOBAL_SIGNAL "PERIPHERY CLOCK"에서 *altera_xcvr_10gbaser*av_tx_pma|clkdivtx

    이 문제는 Quartus II 소프트웨어의 향후 버전에서 해결됩니다.

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Arria® V FPGA 및 SoC FPGA
    Arria® V GT FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.