문서 ID: 000081126 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-03-03

플랫폼 디자이너에서 트리플 스피드 이더넷 IP 코어 클럭 이름은 사용자 가이드에 설명되어 있지 않은 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
    3배속 이더넷 인텔® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

트리플 스피드 이더넷 사용자 가이드는 매개변수 편집기 구성에 사용된 클럭 이름을 설명합니다.

 

플랫폼 디자이너는 다음 클럭 이름을 사용합니다.

 

  • control_port_clock_connection
  • pcs_mac_tx_clock_connection
  • pcs_mac_rx_clock_connection
  • receive_clock_connection
  • transmit_clock_connection
해결 방법

다음 플랫폼 디자이너 클럭 이름은 매개변수 편집기에서 클럭 이름과 동일합니다.

  • control_port_clock_connection -> clk
  • pcs_mac_tx_clock_connection -> tx_clk
  • pcs_mac_rx_clock_connection -> rx_clk
  • receive_clock_connection -> ff_rx_clk
  • transmit_clock_connection -> ff_tx_clk

관련 제품

이 문서는 다음 항목에 적용됩니다. 37 제품

인텔® Stratix® 10 SX SoC FPGA
Cyclone® IV E FPGA
Arria® V SX SoC FPGA
Arria® V ST SoC FPGA
HardCopy™ IV E ASIC 장치
Cyclone® III LS FPGA
Stratix® IV E FPGA
Cyclone® V GT FPGA
Cyclone® III FPGA
Stratix® V GX FPGA
Cyclone® IV GX FPGA
Cyclone® II FPGA
Cyclone® V GX FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Stratix® II GX FPGA
Stratix® II FPGA
Arria® V GX FPGA
Stratix® V GT FPGA
인텔® Arria® 10 GT FPGA
Arria® V GT FPGA
Stratix® IV GX FPGA
Stratix® III FPGA
Arria® II GX FPGA
인텔® Arria® 10 GX FPGA
Arria® II GZ FPGA
Stratix® IV GT FPGA
Cyclone® V E FPGA
Stratix® V E FPGA
인텔® Arria® 10 SX SoC FPGA
Arria® GX FPGA
HardCopy™ III ASIC 장치
Cyclone® V SX SoC FPGA
Cyclone® V ST SoC FPGA
HardCopy™ IV GX ASIC 장치
Cyclone® V SE SoC FPGA
인텔® Stratix® 10 GX FPGA

1

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.