문서 ID: 000081145 콘텐츠 형태: 문제 해결 마지막 검토일: 2016-07-20

28nm 장치에서 여러 장치 활성 직렬(AS) 구성 방식을 사용할 때 슬레이브 장치의 DCLK 주파수를 선택할 수 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

아니요. Stratix®V, Arria®V, Cyclone®V 장치에서 다중 장치 AS 구성 방식을 사용하는 경우 슬레이브 장치의 DCLK에는 항상 12.5MHz 클록이 사용되는 반면 마스터 장치의 DCLK에는 12.5MHz, 25MHz, 50MHz 또는 100MHz 클록을 선택할 수 있습니다.

해결 방법

Stratix®V, Arria®V, Cyclone®V 장치에서 다중 장치 AS 구성 방식을 사용하는 경우 슬레이브 장치의 DCLK에는 항상 12.5MHz 클록이 사용됩니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 14 제품

Cyclone® V SX SoC FPGA
Stratix® V E FPGA
Stratix® V GS FPGA
Stratix® V GT FPGA
Stratix® V GX FPGA
Arria® V GX FPGA
Cyclone® V GT FPGA
Arria® V GT FPGA
Arria® V GZ FPGA
Cyclone® V E FPGA
Cyclone® V GX FPGA
Arria® V ST SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V ST SoC FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어서는 안 됩니다. 이 페이지의 영어 버전과 번역 사이에 모순이 있는 경우 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.