문서 ID: 000081169 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-12-23

PCI Express 설계용 Avalon-MM DMA 하드 IP가 데이터 수신을 중단하는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
    DMA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

RdDmaWaitRequest_i 신호가 장기간 주장되면 읽기 DMA 모듈의 내부 스토리지가 가득 차서 PCI Express®용 하드 IP가 FIFO를 수신하게 됩니다. FIFO가 가득 차면 RdDmaWaitrequest_i 신호가 주장되는 한 들어오는 패킷의 처리가 중지됩니다.

해결 방법

RdDmaWaitRequest_i 발행하지 않도록 RTL을 재설계하십시오.  또는 트랜잭션당 몇 클럭 주기로 기간을 제한합니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 16 제품

Cyclone® V GX FPGA
Stratix® V GT FPGA
Stratix® V GS FPGA
Arria® V GZ FPGA
Arria® V SX SoC FPGA
Cyclone® V ST SoC FPGA
Arria® V ST SoC FPGA
Arria® V GX FPGA
인텔® Arria® 10 GT FPGA
Arria® V GT FPGA
인텔® Arria® 10 GX FPGA
인텔® Arria® 10 SX SoC FPGA
Cyclone® V SE SoC FPGA
Cyclone® V SX SoC FPGA
Cyclone® V GT FPGA
Stratix® V GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.