문서 ID: 000081211 콘텐츠 형태: 문제 해결 마지막 검토일: 2012-09-11

Quartus II 소프트웨어 버전 7.1에서 Cyclone III 장치에 대한 DCLK 슬루 속도 설정에 알려진 문제가 있습니까?

환경

BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

예, Quartus® II 소프트웨어 버전 7.1에서 Cyclone® III 장치에 대한 DCLK 슬루 속도 설정에 문제가 있습니다. 이 소프트웨어는 CYCLONE III 활성 직렬(AS) 및 액티브 병렬(AP) 구성 체계에 대해 사용자 모드에서 느린 DCLK 슬루 속도를 잘못 설정합니다. DCLK 슬루 속도는 구성 중에 정확합니다. DCLK는 구성 중보다 사용자 모드에서 슬루 속도가 느립니다. 올바르게 작동할 때 DCLK 슬루 속도는 구성과 사용자 모드 간에 변경되지 않아야 합니다.

버전 7.1의 경우 설계 성능에 미치는 영향은 플래시 장치와 상호 작용하는 설계의 주파수(Fmax)와 보드 디자인에 따라 달라집니다.  설계가 최대 설계 사양에 가까울수록 성능 영향이 더 많이 관찰될 수 있습니다.

이 문제는 Cyclone III AS 또는 AP 구성 체계를 사용하는 사용자 모드 중에 플래시 인터페이스를 사용하는 경우에만 설계에 영향을 미칩니다.

이 문제는 Quartus II 소프트웨어 버전 7.1 SP1부터 해결되었습니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Cyclone® III FPGA

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.