문서 ID: 000081217 콘텐츠 형태: 문제 해결 마지막 검토일: 2015-12-15

PCI Express 사용자 가이드용 하드 IP는 수신기 감지 커패시터에 대한 잘못된 값을 보여줍니다.

환경

  • 인텔® Quartus® II 구독 에디션
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    중요 문제

    설명

    12.01 버전의 Stratix V 하드 IP 디버깅 장 PCI Express 사용자 가이드, PCI Express용 Arria V 하드 IP PCI Express 사용자용 사용자 가이드Cyclone V 하드 IP 가이드 에 따르면 수신기 감지 회로에는 100 uF가 있어야 합니다. TX 핀의 커패시터. TX 커패시터의 올바른 값은 0.1 uF입니다.

    해결 방법

    이 문제는 2012년 12월 Stratix V의 veresions에서 해결되었습니다 . PCI Express 사용자 가이드용 하드 IP, PCI용 V 하드 IP Arria PCI Express용 익스프레스 사용자 가이드Cyclone V 하드 IP 사용자 가이드

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 1 제품

    Stratix® V FPGA

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.