중요 문제
12.01 버전의 Stratix V 하드 IP 디버깅 장 PCI Express 사용자 가이드, PCI Express용 Arria V 하드 IP PCI Express 사용자용 사용자 가이드 및 Cyclone V 하드 IP 가이드 에 따르면 수신기 감지 회로에는 100 uF가 있어야 합니다. TX 핀의 커패시터. TX 커패시터의 올바른 값은 0.1 uF입니다.
이 문제는 2012년 12월 Stratix V의 veresions에서 해결되었습니다 . PCI Express 사용자 가이드용 하드 IP, PCI용 V 하드 IP Arria PCI Express용 익스프레스 사용자 가이드 및 Cyclone V 하드 IP 사용자 가이드