문서 ID: 000081250 콘텐츠 형태: 문제 해결 마지막 검토일: 2014-11-18

Cyclone V GX(5CGXFC5C6U19A7) 장치 변형에 대한 핀 플래너에서 PCIe 하드 인터페이스 핀 표시 옵션이 하단 트랜시버 뱅크에 있는 PCIe 하드 IP의 PIN R16(nPERST0)을 강조하는 이유는 무엇입니까?

환경

    인텔® Quartus® II 구독 에디션
BUILT IN - ARTICLE INTRO SECOND COMPONENT
설명

Quartus® II 소프트웨어 버전 13.1 업데이트 4 이상에서 문제가 발생하여 Cyclone® V GX(5CGXFC5C6U19A7)에 대한 "PCIe 하드 인터페이스 핀 표시"가 핀 R16(nPERSTL0)이 하단 트랜시버 뱅크에 있는 PCIe® 하드 IP와 연관되어 있음을 잘못 보여줍니다.

해결 방법

하단 트랜시버 뱅크에 있는 하드 IP의 올바른 핀 위치는 PIN R17(nPERSTL1)입니다.

이 문제는 현재 Quartus II 소프트웨어의 향후 버전에서 해결될 예정입니다.

관련 제품

이 문서는 다음 항목에 적용됩니다. 1 제품

Cyclone® V GX FPGA

1

추가적 도움이 필요하십니까?

지원팀 연락처

보증 제외

1

본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.