문서 ID: 000081264 콘텐츠 형태: 제품 정보 및 문서 마지막 검토일: 2012-12-18

V GX 및 Arria Stratix V GX 장치에서 FPLL을 Tx PLL로 사용하려면 어떻게 합니까?

환경

  • 인텔® Quartus® II 구독 에디션
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    설명

    Arria® V GX 및 Stratix® V GX 장치에서 fPLL을 Tx PLL로 사용하려면 네이티브 PHY를 사용해야 합니다. 네이티브 PHY MegaWizard™에서 "외부 PLL" 모드를 선택하고 fPLL의 출력 클럭을 네이티브 PHY의 ext_pll_clk 입력 포트에 연결해야 합니다.

    해결 방법

     

    관련 제품

    이 문서는 다음 항목에 적용됩니다. 2 제품

    Stratix® V GX FPGA
    Arria® V GX FPGA

    추가적 도움이 필요하십니까?

    지원팀 연락처

    보증 제외

    1

    본 사이트의 모든 게시물 및 콘텐츠 사용은 Intel.com 이용 약관이 적용됩니다.

    이 페이지의 콘텐츠는 원본 영어 콘텐츠에 대한 사람 번역 및 컴퓨터 번역의 조합으로 완성되었습니다. 이 콘텐츠는 편의와 일반적인 정보 제공을 위해서만 제공되었으며, 완전하거나 정확한 것으로 간주되어선 안 됩니다. 이 페이지의 영어 버전과 번역 간 모순이 있는 경우, 영어 버전이 우선적으로 적용됩니다. 이 페이지의 영어 버전을 확인하십시오.